Procesory Intel Core trzeciej generacji – co wnoszą?
JACEK KLIMKOWICZ
• dawno temu
Ten artykuł ma 2 strony:
Tranzystory i litografia, zarządzanie energią, zmiany w mikroarchitekturze rdzeni
22 nm i tranzystory 3-D Tri-Gate – wyższa wydajność, lepsza efektywność
Procesory Intel Core 3. generacji to pierwsze jednostki centralne wykonane w niższym, 22 nm procesie litograficznym. Tym razem jednak nie tylko po raz kolejny zmniejszył się rozmiar tranzystorów, lecz także ich typ – płaskie (planarne) zostały zastąpione przestrzennymi, z bramkowaniem trójstronnym (3-D Tri-Gate) z tzw. wystającym żebrem (ang. fin). Jakie realne korzyści dają powyższe zmiany?
Otóż tranzystor to podstawowy element budulcowy każdego współczesnego procesora. Wpływa on zarówno na ilość energii pobieraną przez CPU, jak i na jego wydajność. Generalnie, w dużym uproszczeniu, dąży się do tego, by tranzystor przewodził jak najwięcej prądu gdy jest w stanie aktywnym (przewodzenia), jak najmniej w pasywnym (blokady) i jak najszybciej przełączał się między tymi dwoma stanami.
Zobacz również: Lodówka z Androidem
Inżynierowie zatem dwoją się i troją by poprawić te trzy parametry tranzystorów. Niestety, zmniejszenie procesu litograficznego ma dobre i złe strony. Niższy wymiar pozwala na upakowanie większej liczby tranzystorów na jednostce powierzchni i ograniczenie generowanych przez nie strat energii (upływności) w stanie nieaktywnym, dzięki czemu układ, przynajmniej w teorii, powinien być bardziej energooszczędny.
Jednocześnie węższy kanał przewodzenia ma niższą przepustowość i aby przetransportować taki sam ładunek w jednostce czasu trzeba podnieść napięcie. Wraz z pogorszeniem przewodności wydłuża się czas przełączania tranzystora między stanami. W rezultacie mniej taktów zegara może następować po sobie, przez co maksymalna, stabilna częstotliwość pracy procesora najzwyczajniej w świecie jest niższa.
HTC przygotowuje własne układy ARM?
Do czego zmierzam? Otóż przejście z 32-nm do 22-nm procesu litograficznego na tranzystorach planarnych nie przyniosłoby zbyt wielu korzyści. Niezbędne zatem było opracowanie nowych tranzystorów, które zachowałyby swoją przepustowość i szybkość reakcji mimo niższego wymiaru technologicznego. Intel stanął na wysokości zadania i wdrożył na masową skalę tranzystory 3-D Tri-Gate, realizując koncepcję FinFET.
Dzięki pionowym, otoczonym z trzech stron bramkami "żebrom" zwiększyła się wydajność prądowa tranzystora w trakcie pracy, zmniejszyła się upływność prądu do podłoża w stanie nieaktywnym, a szybkość przełączania wzrosła, i to znacznie. Przy niskich napięciach 22-nm tranzystory 3-D Tri-Gate są nawet o 37% szybsze niż 32-nm planarne (taka sama prędkość jest osiągana przy napięciu o 0,2 V niższym!).
Poprawiono więc wszystkie kluczowe charakterystyki tranzystorów i jednocześnie zyskano możliwość większego ich upakowania oraz obniżenia napięcia zasilającego. Przełożyło się to na zmniejszenie powierzchni rdzenia z 216 mm2 do 160 mm2, czyli o ponad 25% i jednoczesne zwiększenie liczby tranzystorów o ponad 20%, z 1,16 mld do 1,4 mld.
Galaxy S III oficjalnie z Exynosem 4 Quad [wideo]
W rezultacie procesory Intel Core 3. generacji mogą pracować z wyższymi częstotliwościami (w przypadku mobilnych CPU faktycznie zegary poszły w górę), pobierać mniej energii (testy dowiodły, iż rzeczywiście są bardziej energooszczędne) i być bardziej rozbudowane (nowy rdzeń graficzny jest dużo większy, a i tak powierzchnia chipu jest mniejsza).
Konfigurowalne TDP, PAIR, LPM i inne, czyli o zarządzaniu energią…
Energooszczędność procesorów Intel Core 3. generacji bierze się nie tylko z zastosowania 22-nm tranzystorów 3-D Tri-Gate, ale i licznych usprawnień. Na przykład, zaimplementowano technologię PAIR (Power Aware Interrupt Routing). W zależności od aktualnych priorytetów (wydajność lub energooszczędność) wybierany jest najlepszy rdzeń do obsługi danego przerwania.
Gdy preferowana jest wysoka wydajność (np. poprzez wybranie stosownego schematu zasilania) ważne przerwania (np. karty dźwiękowej) są obsługiwane przez najmniej zajęty rdzeń, np. będący w stanie uśpienia, co wiąże się ze wzrostem zapotrzebowania na energię. Natomiast gdy kluczowy jest jak najniższy pobór energii, przerwania kierowane są do jednego z aktywnych rdzeni, aby nie wybudzać tych będących w stanie uśpienia (np. C6).
Oczywiście mechanizm PAIR realizowany w całości na poziomie sprzętowym. Innymi funkcjami obsługiwanymi przez procesory Intel Core 3. generacji są konfigurowalne TDP i tryb Low Power Mode. Ten ostatni odpowiada za określenie najniższego, aktywnego stanu energetycznego dla elementu. Konfigurowalne TDP pozwala natomiast, w zależności od potrzeb, na ustalenie różnych poziomów TDP dla chipu.
Narzędzia dodge & burn — jak z nich korzystać? [wideoporadnik]
Ma to duże znaczenie w przypadku komputerów przenośnych. Gdy zapotrzebowanie na moc obliczeniową jest duże, a układ chłodzenia dysponuje rezerwą cieplną, TDP może wzrosnąć powyżej nominalnego (np. z 17 W do 25 W w przypadku chipów ULV), a wraz z nim wydajność. Natomiast gdy priorytetem jest długi czas pracy na akumulatorze, może ono zostać obniżone (np. z 17 W do 14 W), kosztem wydajności.
Procesory Intel Core 3. generacji mają także więcej stref, którym w razie potrzeby można odciąć zasilanie (dodano m.in. jednostki wykonawcze GPU). Wzrosła też liczba poziomów napięć dla poszczególnych stanów energetycznych do kilkunastu z 2–3. Dodano też obsługę niskonapięciowych (1,35 V) modułów DDR3L i wbudowane bramkowanie zasilania (EPG – Embedded Power Gating) dla pamięci, co powinno dodatkowo obniżyć pobór energii.
Zmiany w mikroarchitekturze rdzeni – taki "tick" z elementami "tocka"
Sporo poprawek Intel poczynił także w mikroarchitekturze rdzeni x86. Zmienił się zestaw instrukcji ISA (Instruction Set Architecture), a struktury, takie jak np. kolejki DSB czy bufory mogą być dynamicznie współdzielone przez wątki – nie obowiązuje już statyczny podział, jak to ma miejsce w Sandy Bridge, gdzie część zasobów była nieużywana podczas przetwarzania jednowątkowego.
Optymalizacje przyczyniły się też do dwukrotnego przyspieszenia operacji dzielenia, zarówno liczb stało- jak i zmiennoprzecinkowych. Będąc przy tych ostatnich warto wspomnieć, że zaimplementowano nowe rozkazy przyspieszające proces konwersji 16-bitowych liczb zmiennoprzecinkowych na 32-bitowe pojedynczej precyzji i odwrotnie. Dodano 4 nowe instrukcje związane z lokalną pamięcią wątków, pozwalające na szybki odczyt i zapis do rejestrów FS i GS z poziomu kodu użytkownika.
Poprawiono także szybkość operowania na ciągach danych i wykonywania instrukcji wektorowych AVX. Dorzucono też strukturę, która zajmuje się procesem kopiowania danych między rejestrami procesora, odciążając w ten sposób jednostki wykonawcze, co w skrajnych przypadkach może zaowocować nawet 5% wzrostem wydajności.
Jacek Klimkowicz
Ten artykuł nie ma jeszcze komentarzy
Pokaż wszystkie komentarze